在芯片制造过程中，每一层沉积的薄膜在原子层面都存在一种内在的力，即薄膜应力。这股力量至关重要，若控制得当，可成为提升芯片性能的关键；若控制失当，则可能导致芯片直接失效。薄膜应力本质上源于薄膜与衬底之间的相互作用，它会迫使晶圆发生微小但关键的形变，从而深刻影响器件的电学性能和长期可靠性。

一、薄膜应力的来源与分

薄膜应力主要来源于两个方面：一是薄膜材料与衬底材料之间热膨胀系数不匹配，在工艺温度变化后产生的热应力；二是薄膜在沉积生长过程中，由于其微观结构、原子排列缺陷等内在因素产生的本征应力。根据作用方向的不同，薄膜应力可分为压应力和张应力两大类。

压应力表现为薄膜原子“挤”在一起，有向内收缩的趋势。它主要来源于本征应力，例如在低温、高能的物理气相沉积过程中，原子未能到达能量最低的晶格位置，处于“拥挤”状态。具有压应力的薄膜会使晶圆中心凸起。典型的压应力材料包括氮化硅和一些金属屏障层。

张应力则表现为薄膜原子被“拉”开，有向外扩张的趋势。其最主要的来源是热应力，当薄膜与硅衬底的热膨胀系数不同时，从沉积高温冷却后，两者收缩程度不一，导致薄膜被拉伸。张应力会使晶圆中心凹陷。二氧化硅、多晶硅和铝等材料通常呈现张应力。简而言之，若薄膜倾向于收缩，则为张应力；若倾向于膨胀，则为压应力。

二、工艺调控与应力控制 

薄膜应力并非固定不变，工程师可以通过精密调整沉积工艺的“配方”来主动驾驭它。在化学气相沉积中，反应气体的比例至关重要。例如，沉积氮化硅时，硅烷与氨气的比例会改变薄膜中的硅氮原子比，从而调控应力状态：富硅的氮化硅常呈现压应力，而化学计量比或富氮的氮化硅可调整为张应力。

 沉积过程的能量与温度也是关键参数。在物理气相沉积或等离子体增强化学气相沉积中，提高功率会增加高能粒子对基片的轰击，将原子“敲”进更紧密的位置，通常会增加压应力。沉积温度则是一把双刃剑：高温有助于原子扩散到能量更低的稳定位置，从而释放部分本征应力；但同时，高温也会加剧因热膨胀系数差异在冷却后产生的热应力。此外，反应腔压力较低时，粒子的平均自由程增加，使其以更高能量撞击表面，有利于形成致密且具有高压应力的薄膜。

复制，不同掩膜版内的测试图案互不相同，既实现了全晶圆工艺质量的覆盖检测，又不占用芯片有效面积。

三、应力对芯片性能的双重影响

薄膜应力会通过改变硅的晶格常数，直接影响载流子（电子和空穴）的迁移率，这是其最重要的电学效应。现代芯片制造已从被动应对转向主动利用，发展出“应力工程”这一核心技术。

 在晶体管制造中，通过在沟道区域有意识地引入特定方向的应力，可以显著提升器件性能。具体而言，张应力能够拉开硅原子间距，提升电子迁移率，从而使NMOS晶体管速度更快；压应力则压缩硅原子间距，提升空穴迁移率，使PMOS晶体管速度更快。在英特尔、台积电等公司的先进制程中，沉积特制的应力衬垫来“掐住”晶体管，是提升驱动电流的关键手段。

然而，如果应力失控，将导致严重的可靠性问题。过大的全局应力会导致整个晶圆像薯片一样弯曲（晶圆翘曲），使其在后续光刻工艺中无法精准对焦，导致良率暴跌。当应力超过薄膜自身的结合强度时，薄膜会开裂或从衬底上剥落，造成电路直接短路或断路。对于金属互连线，过大的张应力会与电流产生的焦耳热应力叠加，加速电迁移过程，形成空洞，导致导线提前断裂，缩短芯片寿命。此外，应力还会改变晶体管的阈值电压、漏电流等关键参数，导致芯片性能不稳定。

 四、薄膜应力的常见测量方法

由于薄膜应力无法直接测量，通常通过测量应力导致的基片形变来间接推算，这类方法统称为曲率法。根据原理不同，测量方法主要分为机械法、干涉法和衍射法三大类。

最基础且广泛应用的是基于斯托尼方程的曲率法。它通过激光测量薄膜沉积前后衬底曲率半径的变化，结合衬底和薄膜的力学参数（如杨氏模量、泊松比、厚度），计算出薄膜的平均应力。市面上常见的薄膜应力测试仪多基于此原理。悬臂梁法是另一种机械法，将基片一端固定形成悬臂梁，薄膜沉积后，通过激光测量自由端的偏移量来计算应力。

干涉法则利用光学干涉原理来测量基片的弯曲。牛顿环法利用镀膜后基片弯曲面与参考平面产生的等厚干涉条纹（牛顿环）来推算曲率半径。相位移干涉法（如使用Twyman-Green干涉仪）则更为精密，通过CCD获取干涉图，并利用相位移技术计算曲率变化，从而得到应力值。

衍射法以X射线衍射法为代表，是一种无损定量方法。它通过测量材料晶面间距在应力作用下的变化（即衍射峰位置的移动）来计算应力。由于X射线穿透深度有限，此法主要测量材料表层的应力状态。为了测量材料内部的应力梯度，需结合剥层法，即逐层剥离样品并测量，再通过算法修正应力松弛效应。此外，拉曼光谱法通过分析应力引起的分子振动谱峰变化来测量应力，具有非破坏性、高分辨率的优点。

众壹云服务国内头部晶圆厂达20年，在致力于实现晶圆制造的工艺优化和良率提升的同时，发挥自身优势，推动芯片设计和制造协同。目前我们的AI ADC产品已经在国内头部的晶圆厂中进行了部署，并得到了实地验证，取得了良好的效果。AI ADC产品是为半导体制造商提供的基于机器视觉的自动晶圆缺陷分类的完整方案。通过升级部分高级制程控制（APC），将其与缺陷/良率管理系统（DMS/YMS）的关键指标关联起来，实现缺陷的减少及良率提升。

我们诚挚地欢迎所有有合作意向的客户与我们取得联系，以便能够深入探讨合作事宜，携手探寻互利共赢的发展机遇。我们热切期待与您交流，并且愿意为您提供最优质的服务与支持。