缩放先进封装中的凸点间距

来源:众壹云 发布日期:2022-05-11 13:26

先进封装的互连正处于十字路口,因为各种各样的新封装类型正在进一步成为主流,一些供应商选择扩展传统的凸点方法,而另一些则推出新的方法来取代它们。

在所有情况下,目标都是在处理的数据量增加时确保 IC 封装中组件之间的信号完整性。但随着设备不断缩小,更多组件被添加到高级封装中以处理、移动和存储更多数据,将需要具有更多 I/O 的新技术。因此,尽管在可预见的未来仍将使用传统的焊球和/或铜微凸块,但正在开发可以增强或取代这些互连技术、增加 I/O 数量并提供更多扩展空间的新技术。

与往常一样,尺寸和成本是决定性因素。铜微凸块比焊球/凸块小,可在封装中实现更多 I/O。在当今先进的封装中,最先进的微凸块的间距为 40μm,这相当于 20μm 至 25μm 的凸块尺寸,管芯上相邻凸块之间的间距为 15μm。

具有 HBM3 内存的 2.5D/3D 系统架构。铜微凸块连接中介层和基片。微凸块也用于芯片到芯片的连接

图 1:具有 HBM3 内存的 2.5D/3D 系统架构。铜微凸块连接中介层和基片。微凸块也用于芯片到芯片的连接。资料来源:Rambus

超过 40μm 间距,封装客户有一些选择。首先,他们可以使用现有的凸块技术开发封装,这些技术从今天的 40μm 间距扩展到 10μm,这些方案在这些方案中已经失去动力。另一种选择是一种称为铜混合键合的新技术。在混合键合中,不使用封装中的凸块连接管芯。相反,它们利用微小的铜对铜互连,实现比传统封装具有更多 I/O 的更细间距封装。对于封装,混合键合的起点是 10μm 间距及以上。

AMD 已经在为未来的处理器产品采用铜混合键合技术。该公司正在使用台积电的混合键合技术。其他代工厂也在研究混合键合。但并非所有封装都需要混合键合,该技术针对的是高端产品。即便如此,混合键合仍然是一个昂贵且困难的过程。

英特尔和其他公司并没有转向混合键合,而是希望扩展现有的凸点互连技术并围绕它们开发间距超过 40μm 的封装。“在保持与现有硅和封装技术兼容的同时,将焊料微凸点互连扩展到更小的间距可能仍然是有利的,”英特尔封装开发工程师李兆志在最近的 ECTC 会议上表示。

英特尔描述了一种将凸块间距缩小或减小到 10μm 的方法。一些 OSAT 也在研究更细间距的铜凸点技术。但是,随着您扩展焊料/铜凸点技术,挑战会增加。需要新的材料、工艺和工具。

尽管如此,下一代凸块技术和混合键合都将在该行业中发挥重要作用。它们将推动更高级封装以及小芯片模型的开发。对于小芯片,芯片制造商可能在库中有一个模块化芯片的菜单。然后,客户可以混合搭配小芯片并将它们集成到现有封装类型或新架构中。

小芯片正在成为推进芯片设计的替代方案。传统上,为了推进设计,供应商会开发片上系统(SoC) 并在每一代设备上集成更多功能。但这在每一轮都变得越来越困难和昂贵。虽然这种方法仍然是新设计的一种选择,但小芯片有望成为下一件大事。混合键合或缩放凸块是小芯片拼图中的关键部分。

横向封装

IC 封装将芯片集成在一个类似外壳的单元中,以保护器件免受损坏。封装还可以提高管芯的性能。

“业界正在加大对先进封装的投资,并一直在努力提高系统级互连密度、降低功耗、实现更小的外形尺寸,并通过扩展封装级间距和将更多功能集成到单个产品中来降低成本。包,” Brewer Science 的高级项目经理小刘说。

该行业已开发出 1,000 多种不同的封装。客户根据给定的应用程序选择一个包。

细分封装市场的一种方法是通过互连类型,例如引线键合、倒装芯片、晶圆级封装 (WLP) 和硅通孔 (TSV)。TSV 提供最多的 I/O,其次是 WLP、倒装芯片和引线键合。

据 TechSearch 称,大约 75% 到 80% 的封装基于引线键合。焊线机使用细线将一个芯片缝合到另一个芯片或基板上。引线键合机用于制造商品和中档封装以及内存堆栈。

对于倒装芯片,在芯片顶部形成微小的焊料或铜凸点。然后将器件翻转并安装在单独的芯片或板上。凸块落在铜焊盘上,形成电气连接。

在此过程中,使用高速倒装芯片键合机连接凸块芯片,然后进行大规模回流工艺。“许多倒装芯片设备不需要细间距。它们可以通过大规模回流来完成,”Kulicke & Soffa (K&S) 的首席技术官 Bob Chylak 说。“倒装芯片焊机取出芯片,将焊球浸入助焊剂中,然后将它们放置在 PCB 上。然后 PCB 通过回流焊炉,回流焊炉将焊料熔化,然后将其固化。”

倒装芯片用于开发许多封装类型,例如球栅阵列 (BGA)。图形芯片和处理器采用 BGA 封装。在倒装芯片中,芯片上的凸点间距范围从 300μm 到 50μm。

“我们仍然看到 140μm 至 150μm 的粗间距封装。这仍然是主流,而且不会很快改变,” QP Technologies的母公司 Promex 的首席技术官 Annette Teng 说。“我们开始看到一些 110μm 到 120μm。40μm以下仍处于研发阶段。”

同时,扇出封装是一种晶圆级封装。在扇出的一个示例中,DRAM 芯片堆叠在逻辑芯片上。

TSV用于高级 2.5D/3D 封装,通常用于高端系统。在 2.5D/3D 中,管芯堆叠或并排放置在中介层的顶部,中介层包含 TSV。TSV 提供了从管芯到电路板的电气连接。在 2.5D 的一个示例中,ASIC 和高带宽存储器 (HBM) 并排放置在中介层上。(HBM 是 DRAM 内存堆栈。)

对于2.5D,焊球位于基板底部,将封装与电路板进行电气连接。C4 凸点是较小的结构,将基板连接到中介层。较小的铜微凸块将中介层连接到基片。在 HBM 中,DRAM 芯片使用 40μm 间距的微小微凸块连接。

为了堆叠和连接这些封装中的管芯,热压焊 (TCB) 系统拾取管芯并将凸块与另一个管芯的凸块对齐。该系统使用力和热来粘合凸块。

展望未来,供应商希望开发具有低于 40μm 间距的凸点的 HBM 模块和 3D 封装,从而实现更多的 I/O 和带宽。芯片客户可以使用更精细的凸点或使用铜混合键合来开发先进的封装。有些人可能对不同的包使用这两种方法。

预计铜凸点的间距将从 40μm 延伸到 10μm。然后,该行业需要迁移到混合键合,从而实现 10μm 及以下间距的互连。但并非所有封装厂都可以开发混合粘合。对于大多数 OSAT 来说,它的成本过高。它需要昂贵的半导体晶圆厂来实现这些工艺。

精选代工厂是仅有的能够将混合键合投入生产的供应商之一。即便如此,用于封装的混合键合仍然具有挑战性。“混合键合面临的巨大挑战是晶圆表面清洁度、晶圆翘曲以及芯片中铜和介电材料之间的台阶高度,”联电技术总监 Tony Lin 说。

还有其他问题。Amkor高级封装开发和集成副总裁 Mike Kelly 表示:“未来几年肯定会推出具有非常细间距(使用混合键合)的产品。“这是一个昂贵的过程,未来几年可能仍将是超高性能的场所。”

考虑缩放凸块

到这一点,英特尔和其他公司正在使用超过 40μm 的传统微凸块开发新的高级封装。供应商也在研究 HBM3,这是一种下一代HBM技术,其凸点密度是 HBM2e 的 2 倍。HBM3 支持 8.4Gbps 的带宽,而 HBM2e 的带宽为 3.6Gbps。

扩展微凸点有一些优点。首先,它利用了现有的焊料/铜凸点基础设施。其次,几家供应商正在研究细间距凸点技术,例如 Amkor、ASE、Intel、JCET、三星和台积电。

开发带有颠簸的包并不是什么新鲜事。在 1960 年代,倒装芯片封装作为一种组装技术出现。最初,倒装芯片工艺涉及形成 C4(受控塌陷芯片连接)凸点,其直径范围为 200μm 至 75μm。

C4 凸块仍在封装中使用,但它们是球场间距结构。因此,从 2006 年的 65nm 节点开始,英特尔和其他公司迁移到更小的 C4 凸点版本,称为铜微凸点/柱,有时也称为 C2 凸点。最初的铜微凸点直径为 25μm。

铜凸点由带有薄镍扩散阻挡层的铜柱和锡银焊帽组成。“C2 凸点提供比 C4 凸点更好的热性能和电气性能。这是因为 Cu 的热导率和电阻率优于焊料,” Unimicron 的 CTO John Lau 在他的新书《半导体先进封装》(Springer,2021 年)中说。

为了制造更小的铜微凸块,该过程类似于 C4 流。首先,芯片在晶圆厂的晶圆上加工。然后在晶片底部形成凸块。

为此,使用沉积法通过凸点下冶金 (UBM) 沉积表面。然后,在 UBM 上应用一种称为光刻胶的光敏材料。使用光刻系统在抗蚀剂顶部图案化预定凸块尺寸。该图案被蚀刻,形成一个小间隙。

使用电化学沉积 (ECD) 系统,间隙填充或镀上铜。剥离抗蚀剂并蚀刻结构。该结构在烤箱中回流或加热,形成凸块。

微凸点工艺流程

图 2:微凸点工艺流程。资料来源:John Lau,Unimicron

当今最先进的微凸块使用 40μm 间距和 20μm 和 25μm 之间的凸块尺寸。据杜邦称,凸块尺寸约为凸块间距的 50%。

未来的封装将转向具有更细间距的更小铜凸点。“在柱状凸块上,我们已经看到 18μm 间距、9μm 直径和 20μm 高。Onto Innovation产品营销经理 Woo Young Han 表示,300 毫米晶圆上有大约 2 亿个凸点,间距为 18 微米。“我们听说一位客户声称拥有 10μm 间距、5μm 直径和 10μm 高。10μm 间距的 300mm 晶圆上大约有 5 亿个凸点。5μm 的凸点直径是我们从客户那里听到的最小的直径。”

转向较小的颠簸会带来一些挑战。“随着焊料凸点间距的缩小,凸点高度变短,可用于键合的凸点表面减少,芯片级凸点数量增加,”Han 说。“随着凸点数量的增加,凸点尺寸的减少转化为更小的错误余量,以建立可靠的电气连接。随着凸块间距的缩小,芯片级凸块共面性、凸块表面粗糙度和凸块硬度变得越来越重要。键合过程中使用的温度、时间和压力取决于芯片级凸块共面性、凸块表面粗糙度和凸块硬度的质量。在键合过程中使用更高的温度、更长的时间和更大的压力会增加成本和损坏芯片的风险。”

所有这些都在整个制造流程中提出了几个挑战。以蚀刻为例。“铜柱和焊点的直径更小。由于蚀刻导致的下切变得越来越重要,” Unimicron 的 Lau 说。

ECD 电镀工艺也具有挑战性。“随着客户瞄准下一代微凸点解决方案,电镀均匀性和共面性控制变得越来越重要,” Lam Research董事总经理 Manish Ranjan 说。“Lam 的电镀槽设计提供超高均匀对流,以实现快速的均匀沉积速率。此外,专有技术解决方案,例如先进的表面处理能力,可实现最低的缺陷性能。”

最重要的是,向更小凸块的转变也可能需要新的和不同的凸块结构。考虑一个间距为 40μm、凸块高度为 25μm 的微凸块。在这个凸块中,铜结构的高度是 15μm,而镍是 5μm。剩下的部分是焊帽。

“在这种结构中,铜比镍大,”杜邦先进封装技术全球营销负责人 Shashi Gupta 说。“当你采用更精细的间距时,铜的高度将开始缩小。在某些时候,铜的厚度和镍的厚度或多或少相同。焊帽也在缩小。”

在一个假设示例中,未来的铜柱可能具有 3μm 的铜结构、3μm 的镍阻挡层和 5μm 的焊帽。“关键是你的镍和铜现在非常相似。在这种厚度下,要保持您希望在整个晶圆上保持的均匀性是一项挑战,”Gupta 说。“因此,您可能需要考虑在焊料在顶部的柱状结构中选择一种金属。”

换句话说,在更细间距的封装中,您可能有一个带有焊帽的微小铜柱,或带有焊帽的镍柱。“出于成本、产量或性能方面的考虑,通常使用铜/锡-银或镍/锡-银结构而不是铜/镍/锡-银结构,”Gupta 说。“这将有助于成本结构,也更容易控制质量。”

铜是一种更好的金属,但也有一些权衡。镍的导电性较低,但镍凸点也可能起作用。这仍处于研发阶段,尚不清楚将在生产中实施什么。

尽管如此,在未来的工艺中,铜凸块将只需要镀铜工艺,而镍凸块将使用镀镍工艺。

这反过来又简化了电镀过程。“与镀两层——先镀铜,然后镀镍——相比,镀单层铜或镍更容易。然后你将相同的焊料以减少的体积放在它上面,”古普塔说。

最终,两种不同的凸块金属结合在一起,并扩散到彼此的晶界中。这称为金属间化合物 (IMC) 层。在某些情况下,IMC 很强。在其他情况下,IMC 较弱,导致接头失效。

IMC 是可能出现问题的地方。“对于铜/锡银凸点结构,焊料直接沉积在铜柱上而没有镍阻挡层,在回流期间可能会形成金属间化合物 (IMC) 层,”Gupta 说。“IMC 层可能会在老化或加热过程中继续生长,从而对焊点可靠性和导电性产生负面影响。相比之下,均匀镀镍代替铜柱可有效限制广泛的 IMC 生长,并提供出色的阻隔能力、可焊性和其他特性,这些特性对于一致的晶圆制造至关重要。从工艺角度来看,更新的镍基电镀选项也是可持续的。”

通用支柱设计和高级微支柱设计

图 3:通用支柱设计和高级微支柱设计。资料来源:杜邦

凸点粘合

制作微小的凸点具有挑战性。在更细的间距下将它们粘合起来也很困难。

使用大规模回流的传统倒装芯片键合在更细的间距上具有挑战性。“标准回流焊工艺是在用于倒装芯片和系统级封装的烤箱中进行的。它是大量完成的。这是一个廉价的解决方案,” Nokibul伊斯兰教,在现场应用工程的高级主管JCET。“令人担忧的是,基板和芯片之间的全球热膨胀系数不匹配可能会浮出水面,从而导致更高的翘曲和芯片移位。”

传统的倒装芯片工艺可以工作到 50μm 或 40μm 间距,但随后可能会出现可靠性问题。这就是 TCB 适合的地方。TCB 几年前推出,用于先进的细间距粘合应用。一些供应商销售 TCB 工具。

TCB 工具用于接合具有 50μm 至 40μm 及以上间距的微小凸块的芯片,适用于芯片到晶圆和芯片到基板的应用。就目前情况而言,TCB 可延伸至 10μm 间距。

“热压粘合是局部回流,”K&S 的 Chylak 说。“热压焊机不是加热整个电路板及其上的所有芯片,而是像普通倒装芯片一样抓住芯片,将其浸入助焊剂中,然后将其放置在 PCB 上。粘合头中有一个加热器。这会加热超过将芯片固定到位的焊料的熔点。然后冷却下来,使焊料凝固。”

助焊剂用于去除您试图粘合的铜垫上的氧化物。它在化学反应中溶解氧化物。

然而,TCB 是一个相对缓慢的过程,存在一些助焊剂清洁问题。“倒装芯片和热压焊都存在问题。Chylak 说,必须清洁将凸块浸入的助焊剂。

该行业使用清洁系统来清除包装中的助焊剂。这适用于粗间距应用,但此过程需要时间来清洁细间距封装的助焊剂。

在另一个可能的解决方案中,该行业开发了“免清洗助焊剂”材料。这些材料并不总是有效。如果在此过程中出现助焊剂,则很难清洁。

因此,K&S 正在开发无助焊剂 TCB 技术。在 TCB 工具中,K&S 结合了原位甲酸蒸汽输送系统和腔室。“我们可以放一层甲酸蒸气,它可以在没有助焊剂的情况下清洁表面,然后我们进行粘合。这是我们开发的一项新技术,无需助焊剂即可粘合。这是对 TCB 的生产力和可靠性的改进,”Chylak 说。

还有其他解决方案。在 ECTC 上,ASE 的一部分 Siliconware描述了一种开发具有 20μm 凸点间距的 3D 封装的方法。目标是堆叠和粘合两个薄芯片。有两辆测试车辆。一种使用带有毛细管底部填充 (TCCUF) 的 TCB。另一个使用带有非导电膏 (TCNCP) 的 TCB。

“总而言之,我们已经成功地表征和开发了使用 20µm 凸点间距的 3D 封装。这种封装可以通过标准的芯片贴装和回流,以及使用 NCF 的热压焊来实现,”Siliconware 的技术经理 Mu Hsuan Chan 说。

与此同时,英特尔找到了一种方法来扩展 20μm 和 10μm 间距的微凸块。英特尔开发了带有微小凸块的芯片,并使用 TCB 工具将它们粘合在一起,对准精度优于 2.1μm。

“数据表明,使用功能强大的 TCB 工具和紧密的键合工艺控制,Cu/SnAg 微凸点配置在 20μm 间距下可能是可行的。然而,在 10μm 处,需要实施一定的焊料/Cu 扩散阻挡金属,以保留焊料以满足 TCB 键合的需要,并获得足够的键合工艺余量,”英特尔的 Li 说。

结论

最终,英特尔和其他公司将采用混合绑定。台积电计划在这项技术上早日实现飞跃。

但无论是细间距封装还是粗间距封装,颠簸都会存在很长时间。尽管如此,先进的凸点和混合键合都将为新的先进封装提供细间距互连。桌上有不止一种选择是件好事。